PAT-NO: JP358023470A

DOCUMENT-IDENTIFIER: JP 58023470 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: February 12, 1983

INVENTOR-INFORMATION: NAME KANO, MASAYUKI ISHITOBI, HIROSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY

OKI ELECTRIC IND CO LTD N/A

APPL-NO: JP56122371

APPL-DATE: August 6, 1981

INT-CL (IPC): H01L027/04

US-CL-CURRENT: 257/532, 257/E29.345

ABSTRACT:

PURPOSE: To obtain a capacitor, which has large capacitance though it has a small area, while inhibiting leakage currents and improving the degree of

integration by forming the capacitor by stages.

CONSTITUTION: The first insulating layers (insulating films) 7, the first

layer metallie films (conductor films) 5, 51, the second insulating layers

(insulating films) 8 and the second layer metallic films (conductor films) 6,

61 are arranged onto the surface of an N type epitaxial layer 2 containing the $\,$

surfaces of diffusion layers 3, 4 by stages. In the semiconductor device

formed in this manner, the capacitor Co having junction capacitance

shaped by

the P type diffusion layer 3 and the N type epitaxial layer 2, the capacitor

C<SB>1</SB>, which uses the first layer metallic film 5 and the P type

diffusion layer 3 as both electrodes and the first insulating layers 7 as

insulating layers, and the capacitance C<SB>2</SB>, which employs the second

layer metallic film 61 and the first layer metallic film 5 as both electrodes

and the second insulating layers 8 as insulating layers, are formed.

COPYRIGHT: (C) 1983, JPO&Japio

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭58—23470

. @Int. Cl.³ H 01 L 27/04 識別記号

庁内整理番号 8122-5F ❸公開 昭和58年(1983)2月12日

発明の数 1 審査請求 未請求

(全 3 頁)

69半導体装置

②特

願 昭56-122371

22出

願 昭56(1981)8月6日

@発 明 者

者 加納政幸 東京都港区虎ノ門1丁目7番12

号沖電気工業株式会社内

⑫発 明 者 石飛博司

東京都港区虎ノ門1丁目7番12

号沖電気工業株式会社内

⑪出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12

号

個代 理 人 弁理士 菊池弘

明 細 書

1. 発明の名称 半導体装置

2. 特許請求の範囲

PN接合キャパシタの接合面上に絶縁膜と導体膜を階層的に複数個質収ることにより、前記PN接合面積とほぼ同程度の面積でPN接合キャパシタンスより大容量のキャパシタを有することを特徴とする半導体装置。

3. 発明の詳細な説明

との発明は半導体装置に関し、詳しくは半導体 集積回路装置で構成されるキャパシタに関するも のである。

従来の半導体集積回路装置で構成されるキャパシタの断面図を第1図に示す。第1図において、1はP型基板、2はP型基板1の上に形成される低濃度のN型エピタキシャル層、3はN型エピタキシャル層2の電極取出しのための高濃度N型拡散層であり、このN型拡散層4は

P型拡散層3の直下全面に埋込み形式で拡散されている。また、N型拡散層4は集積回路装置の最高電位Vcc に接続されてかり、したがつて、前配Vcc より低電位の信号電位Viに接続するP型拡散層3と前配N型エピタキシャル層2とで形成されるPN接合は逆パイアスされ、Vcc とVi間には、直流回路電流が流れることのない前配接合キャパシタンスを有するキャパシタが形成されることになる。そのキャパシタンスは

$$C_0 = \epsilon_0 \frac{A_0}{L_0}$$

で表現される。ととで、・oは半導体誘電率、 Aoは PN接合面積、 Loは PN接合空乏層幅を示している。

第1図にかいて、前配PN接合には、PN接合 面積に比例し、

$$I_0 = \left(\frac{q Dp \cdot P_{n0}}{L_p} + \frac{p \cdot D_n \cdot n_{p0}}{L_n}\right) \cdot A_0$$

(ことで、 Aoを除く各配号は通常使用さ れる配号であるので説明を省略する) で表現される逆方向リーク電流が流れることは周知であり、また実際に製造されるPN接合においては、前記の逆方向リーク電流で表現することのできない、不確実でありかつPN接合面積にほぼ比例するリーク電流が流れることも周知である。

また、第1図の構成において大容量やヤインタを得るには、前記やヤインタンス表現式から、 Aoを大きくするが、 Loを小くするかすればよいことがわかる。 ここで、 P N 接合空乏層幅 Loは通常の半導体集役回路装置製造工程では一義的に決定されるため、従来は Aoを大きくすることで大容量やイインタを形成してきた。

しかし、Auを大きくすると、前記の理由でPN接合における前記のリーク電流が増大するという 欠点だけでなく、半導体集積回路装置の集積度を低下させるという欠点があつた。

との発明は上記の点に鑑みなされたもので、小面積にして大容量のキャパシタを構成し得る半導体装置を提供するととを目的とする。

以下との発明の実施例を図面を参照して説明す

層 8 に開けられた小孔を通して第 1 層金属膜 5 1 と導通し、さらに前記 Vcc より低電位の信号電位 Viと接続される。

このように構成された半導体装置においては、 P型拡散層 3 と N型エピタキシャル層 2 で形成される接合容量を有する第 1 図において説明したと同様のキャルシタ Coと、第 1 層金属膜 5 と P型拡散層 3 を両電極として第 1 絶線層 7 を絶線層とするキャルシタ Coと、第 2 絶線層 8 を絶線層とするキャルシタ Coとが形成される。

また、N型拡散層 4、 第1 層金属膜 5 および餌 2 層金属膜 6 が共に電気的導通状態にあつて Vcc に接続されており、さらに、P型拡散層 3、 第1 層金属膜 5 1 および第 2 層金属膜 6 1 が共に電気的導通状態にあつて、Viに接続されているため、Vcc と Vi間には並列接続された前配キャパシタCo, C1, C1 が形成されるととになる。 すなわち、Vcc と Vi間のキャパシタは C = Co+C1+C1となる。

とのような餌3図の半導体装置において、キャ

る。第2図はとの発明の実施例であつて、図中1 ~ 4 は 第 1 図 と 同 ー で ある。 一 方 、 7 は 第 1 絶 級 眉(絶縁膜)、5,51は第1層金属膜(導体膜)、 8 は 第 2 絶 線 層 (絶 線 膜) 、 6 , 6 1 は 第 2 層 金 属膜(導体膜)であり、これらは、拡散層3,4 の表面を含むN型エピタキシャル層2の表面上に 階層的に重ねて配置されている。しかも、第1層 金属腹5は、P型拡散層3とN型エピタキシャル 眉 2 とて形成される P N 接合面上のほぼ全面 K 配 憩されており、かつ第1絶録層 7 に開けられた小 孔を通してN型拡散層4と導通している。とれに 対して、第1層金属膜51は前記PN接合面上の 一端にのみ配線されてかり、第1絶段層でに開け られた小孔を介してP型拡散層3と導通している。 一方、 第 2 層金属 膜 6 は 前記 P N 接合面 上から外 れた部分において配離されて、無2絶縁層8に開 けられた小孔を通して第1層金属膜5と導通し、 さらに半導体裝置の最高電位Vccと接続される。 とれに対して、第2層金属膜 6 1 は前記PN接合

パンタCir,Ciは

$$C_1 = \epsilon_1 \frac{A_1}{L_1}$$
 , $C_2 = \epsilon_2 \frac{A_1}{L_2}$

面上のほぼ全面に配線されており、かつ第2絶縁

のように表現できる。ととで、 61,61はそれぞれ 第1 絶縁層7,第2 絶縁層8の酵電率、 Li, Li はそれぞれ第1 絶縁層7,第2 絶縁層8の厚さ、 Aiは第1層金属膜5とP型拡散層3とが対向する 面積、 Aiは第2層金属膜61と第1層金属膜5と が対向する面積である。

また、キャパンタ Co と Ci と Ci の各ペラメータは

$$A_1 + A_2 + A_3$$
, $\epsilon_1 + \epsilon_2 + 3 \epsilon_6$

 $L_1 + L_0$, $L_2 + 2L_0$

となる。ととで、 Leは P N 接合に印加される電圧 によつて変動するが、 説明を簡略にするためにそ の印加電圧を O V に固定させた。

この時、すなわち半導体集積回路装置におけるキャイシタ平面積を同一とした時の通常半導体製造工程による従来構造のキャイシタ Coと第3回のこの発明の実施例の構造のキャイシタ C=Co+Ci

+ C, の比は

$$\frac{C}{C_{\bullet}}$$
 + 5.5

となり、キャルシタンスが 5.5 倍になることを扱 わしている。質い換えれば、同一容量のキャペシ メを得るためには、従来の構造で要する平面積の ほぼ 1 の平面積で形成することができることが わかる。

したがつて、第3図の実施例の構造のキャペシ タを形成することによつて、キャパシタの平面積 に比例して増大するリーク電流を少なく抑えるこ とができるだけでなく、半導体集積回路装置の集 徴度を上げることができる。

なお、以上は2層金属膜構造の半導体装置につ いて記述したが、 n 層金属膜構造(n=3,4 …) として、VccとVi間にキャルシタCo,Ci,Coに 加えてキャルシタ C。。C。… をも並列接続する構 造にすることも可能である。そして、1層金属膜 構造とすれば、上記実施例より、より小面積で、 より大容量のキャパシタを形成することができ、

上記実施例に比べて一層のリーク電流の抑制と集 積度の向上を図ることができる。

以上のように、との発明の半導体装置によれば、 階層的にキャペシタを構成するととにより、小面 積にして大容量のキャパシタを得ることができ、 リーク電流の抑制と集積度の向上を図ることがで

4. 図面の簡単な説明


第1図は従来の半導体集積回路装置で構成され るキャパシタの断面図、第2図はこの発明の半導 体装置の実施例を示す断面図である。

1 … P 型 基板、 2 … N 型 エピタキシヤル 層、 3 -- P型拡散層、4 -- N型拡散層、5 , 5 1 -- 第 1層金属膜、6,61…第2層金属膜、7…第1 絶縁層、8 … 第2 絶錄層。

> **冲 電 気 工 葉 株 式 会 社** 特許出願人

代理人 弁理士





昭和58年12月18日

特許庁長官 #

1. 事件の表示

1 2 2 3 7 1 昭和 56 年

2. 発明の名称

3. 補正をする者

事件との関係 出願人

(029) 神電気工業株式会社

4. 代 理 人

〒105 東京都港区虎ノ門一丁目2番20号

5. 補正命令の日付 昭和 日(自発)

6. 補正の対象

明細書の発明の詳細な説明の

7. 補正の内容

るが」 を「大 まくするか」と訂正する。

